JP1986-61141116- Abstract Oshima Semiconductor Substrate

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-141116

(43) Date of publication of application: 28.06.1986

H01L 21/20 H01L 21/205 H01L 29/80 H01S 3/18 (51)Int.CI.

(21)Application number: 59-263364

(22)Date of filing:


13.12.1984

(71)Applicant: SEIKO EPSON CORP

(72)Inventor: OSHIMA HIROYUKI

IWANO HIDEAKI KOMATSU HIROSHI

TSUNEKAWA YOSHIFUMI



(54) SEMICONDUCTOR SUBSTRATE

(57)Abstract:

PURPOSE: To contrive the improvement in crystallizability of a Ge thin film by alleviating the mismatching of the lattice by changing a composition ratio x of the Si1-xGex, which is arranged between an Si substrate and a Ge thin film as a buffer layer, from x=0 to x=1 continuously and monotonously from the Si substrate side toward the Ge thin film.

CONSTITUTION: On an Si substrate 101, an Si1+xGex thin film 102 which is to be a buffer layer is formed and a Ge thin film 103 and a GaAs thin film 104 are formed on that. A composition ratio x of the Si1-xGex thin film is x=0, i.e., the composition of Si in the position where it contacts with the underlying Si substrate 101, and x=1, i.e., the composition of Ge in the position where it contacts with the Ge thin film 103 above. Between them, a value of x changes continuously and monotonously from 0 to 1 and the mismatching between Si and Ge is alleviated. The Si1-xGex thin film can be formed by a reduced CVD method using monosilane gas and german gas. As the composition ratio x is controlled by a flow ratio of the gas, it can be changed as it is desired by changing a gas flow ratio continuously and monotonously.

Patent Number:

JP61141116 1986-06-28

Publication date: Inventor(s):

OSHIMA HIROYUKI; others: 03

Applicant(s):

SEIKO EPSON CORP

Requested Patent:

JP61141116

Application Number: JP19840263364 19841213

Priority Number(s):

IPC Classification:

H01L21/20; H01L21/205; H01L29/80; H01S3/18

EC Classification: EC Classification: Equivalents:

SEMICONDUCTOR SUBSTRATE

Patent Number:

JP61141116-

Publication date:

1986-06-28

Inventor(s):

OSHIMA HIROYUKI; others: 03

Applicant(s):

SEIKO EPSON CORP

Requested Patent:

☐ JP61141116

Application Number: JP19840263364 19841213

Priority Number(s):

IPC Classification:

H01L21/20; H01L21/205; H01L29/80; H01S3/18

EC Classification:

Equivalents:

Abstract

PURPOSE:To contrive the improvement in crystallizability of a Ge thin film by alleviating the mismatching of the lattice by changing a composition ratio x of the Si1-xGex, which is arranged between an Si substrate and a Ge thin film as a buffer layer, from x=0 to x=1 continuously and monotonously from the Si substrate side toward the Ge thin film.

CONSTITUTION:On an Si substrate 101, an Si1+xGex thin film 102 which is to be a buffer layer is formed and a Ge thin film 103 and a GaAs thin film 104 are formed on that. A composition ratio x of the Si1-xGex thin film is x=0, i.e., the composition of Si in the position where it contacts with the underlying Si substrate 101, and x=1, i.e., the composition of Ge in the position where it contacts with the Ge thin film 103 above. Between them, a value of x changes continuously and monotonously from 0 to 1 and the mismatching between Si and Ge is alleviated. The Si1-xGex thin film can be formed by a reduced CVD method using monosilane gas and german gas. As the composition ratio x is controlled by a flow ratio of the gas, it can be changed as it is desired by changing a gas flow ratio continuously and monotonously.

Data supplied from the esp@cenet database - I2

⑲ 日本国特許庁(JP)

⑩特許出願公開

⑫公開特許公報(A)

昭61-141116

@Int Cl.4

識別記号

庁内整理番号

砂公開 昭和61年(1986)6月28日

H 81 L 21/20 7739-5F 7739-5F 7925-5F 7377-5F

21/205

29/80 3/18 H 01 S

審査請求 未請求 発明の数 1 (全3頁)

半導体基板 **公発明の名称**

> 创特 昭59-263364

29H 昭59(1984)12月13日

者 大 73発 明

弘 之 英 明 諏訪市大和3丁目3番5号 株式会社諏訪精工舎内

70発 明 者 岩 野

諏訪市大和3丁目3番5号 株式会社諏訪精工舍内

79発 明 者 小 .松 志

文

諏訪市大和3丁目3番5号 株式会社諏訪精工舎内

者 Ш 吉 @発 明 恒 の出 願

諏訪市大和3丁目3番5号 株式会社諏訪精工舎内

セイコーエブソン株式

島

会社

東京都新宿区西新宿2丁目4番1号

の代 理 弁理士 最上 務

発明の名称

券許額求の範囲

86単結晶基板上に 861-2082薄膜を有し、 8i,-tOez 専職上に Ge 専職を有し、 は Ge 彦鵑上に OGA8 薄膜を有することを特徴とする半導体基板

前記 8年-206 2 薄膜の組成比まを、原厚方向 **に対して、ェニロからェニ1まで連続的かつ単調** に変化させたことを特徴とする特許請求の範囲簿 1 項記載の半導体基板。

発明の詳細な説明

(常孝上の利用分野)

本発明は、化合物半導体デバイス用の半導体基 板に関する。

(従来の技術)

近年、 Ga A8 を始めとする化合物半導体材料を

用いたデバイスの研究が活発に行なわれている。 これには、高純度で久陥密度の小さい単結晶半導 体券板が不可欠である。

従来、化合物半導体の単結晶若板としては、GGAB P In P が 用 い られ て い る が、 基 板 サイ ズ が 小 さ い 上に高値であるという難点を抱えているため、彫 単結晶基板上に Oa As の単結晶移譲をエピタキシ ル成長させ、とれを化合物半導体デバイス用の 単純品本根として用いようとする飲みが行なわれ ている(例えば、 Extended Abstracts of the 16 th(1984 International) Conference on Solid State Devices and Materials, p. 115, 1984)

据2回は、この従来の半導体基板の構成を示す 面図である。 8i 単結晶差板 201 上 K: Ge 薄膜 202 が形成され、さらに註 Ge 薄膜上に Ga As 薄膜が形 放されている。

(発明が解決しようとする問題点)

しかし、このように構成された従来の半導体基 板は次のような欠点を有している。すなわち、下 の表1に示けように、 Os と Oa A8 の格子定数及び 練彫張係数は非常に良く一致し、預めて良好な結 品成長が可能であるが、 Bi と Ge は格子定数が約 4 多、銀彫張係数が約 1 8 倍、それぞれ異なるた め、 Ei 上の Ge 薄糠のエピタキシャル成長は預め て開業である。このため、 Bi 上の Ge 中には多く の転位が存在し、界面単位密度も高い。これらは

	81	0.6	Ga As
格子定数 (A)	5. 4 3	5.657	5.653
線影張保数 (×10 %deg)	3. 7	6.7	6.7

表 1

Ge上に形成される Ga As薄膜の結晶性にも恐影響を与え、欠陥密度の低い身質な Ga As 海豚を実現することが困難であった。

本発明はこのような従来の問題点を解決するものであり、その目的とするところは500 基板上に結晶性の良好な Ga As 薄質を有する半導体基板を提供するところにある。

(間側点を解決するための手段)

本発明は前記の表板と前記の専膜の間に、

る。また 8in-x 0 e ェ 薄膜の組成比 z は、下の 8i 準板 101 と接 十る位便では x = 0、十分 5 8i の組成となっており、上の 0 e 薄膜 103 と 極 せる位置では x = 1、十分 わち Ge の組成とかってから。 との 6 in では、 x の値は 0 から 1 まで連続わしている。 上がの 8 in x 0 e ェ 薄膜は、例えばモノン(8i 叫)ガスを 期いて 波 E C V D(化学 ス 2 d x 2 d x 2 d x 3 d x 4 d x 4 d x 5 d x 6

 Bi_{1-2} Gex 禪原をパッファ房として政けたことを特徴とする。また、 該 Bi_{1-2} Gex 禪禪の組成比まをSi 基板仰から Ge 薄曜に向けて、 x=0 からま =1 まで連続的かつ単調に変化させたことを特徴とする。

(作用)

本発明の上記の構成によれば、格子不差合の大きい Bi 若板と Ge 薄膜の間に、両者の中間的な性質を有する Bi_{1-x} Ge z 薄膜を做けるため、格子不整合が緩和される。また、組成比 x を連続的に不整合が緩和される。また、組成から Ge の組成から Ge の組成がなめらかに変に こ、より一層、格子不整合を緩和することができる。性を著しく改善することができる。

(実施例)

第 1 図は、本発明の実施例にかける半導体兼板 の断面図である。 8i 兼板 101 上に、パッファ層と なる 8i₁₊₂ Ge ェ 薄膜 102 が形成されてかり、その 上に Ge 薄膜 103 と Ga As 薄膜 104 が形成されてい

ファ層の Bi₁₋₂ Ge ェ 薄膜が 徐々 に緩和している。 従来は、パッファ 層となる Bi₁₋₂ Ge ェ 薄膜が存在 しなかったために、点 A と点 B が一致してかり、 格子定数が不連続に変化し、 Ge 薄膜と Ga A8 薄膜 の結晶性に悪影響を及ぼしていた。

(発明の効果)

本発明は以下に述べるような効果を有している。 第 1 に、 Bi 兼板上に結晶性の優れた Ga AB 薄膜を 形成することができる。これは、前述の如く、パ ッファ 隣として Bij-z Ge z 薄膜を飲けたことによ る。これにより Bi 券板上の Ge 薄膜の結晶性が改 善され、この結果、欠陥密度の小さい良好な Ga AB 薄膜を形成することができる。

第2に、 上記に伴って、 Bi 基板上に GaAs を 用いた化合物半導体デバイスを形成することがで きる。このようなデバイスとしては、半導体レー ザなどの発光デバイスや、トランジスタなどの高 速デバイスが挙げられる。 発光デバイスでは、GaAs 薄膜中の結晶 欠陥は非 展 光 再結合中心となるため 効率の低波(出力の液少)やしきい値写流の増大

特開昭 61-141116 (3)

などの悪影響を及ぼす。高速デバイスでは、 GaA8 薄離中の結晶欠陥はキャリアの散乱源となるため 熱動度の減少(動作速度の低下)などの悪影響を 及ぼす。本発明によれば、結晶欠陥の少ない GaA8 薄糠を実現できるため、Bi 着被上に高性能な化合 物半遊体デバイスを実現することができる。


第3に、安価で大面積の半導体基板を提供する ことができる。 Biを低は、大量の需要を背景として、 選径5インテという大面積基板が極めて安価 に供給されている。しかも公害中費源枯渇の心配がない。このように恵まれた Bi基板上に Ga As 存態が最近でき、化合物半導体デバイスを実現できるとは傷めて大きな長所である。

以上述べたように、本発明は数多くの優れた効果を有するものである。


4. 図面の簡単な税明

銀 1 図 は 本 発 明 に よ る 半 導 体 蕎 板 の 構 造 を 示 す 断 面 図 で あ る 。

第2図は従来の半導体差板の構造を示す断面図



第 1 図



第 2 図

てある。

第3回は本発明の半導体基板にかける格子定数 の保さ方向変化を示すグラフである。

101 . 201 8 单結晶基板

102 ······ 8i,-2 0e x 母膜

105 . 202 ······ Ge 海峡


104 . 203 ······ Ga As 存模

以上

出原人 快式会社 助助精工会

代理人 弁理士 最 上





第 3 図